Memoria LCSE

Contenido

[RS232top 2](#_Toc11976357)

[Registro de desplazamiento (Shift Register) 2](#_Toc11976358)

[Módulo TX 2](#_Toc11976359)

[Modulo RX 3](#_Toc11976360)

[Reloj 4](#_Toc11976361)

[Fifo 4](#_Toc11976362)

[RS232\_DMA\_RAMtop 4](#_Toc11976363)

[RS232top 4](#_Toc11976364)

[DMA 4](#_Toc11976365)

[RAM 4](#_Toc11976366)

[PICtop 4](#_Toc11976367)

[RS232\_DMA\_RAMtop 4](#_Toc11976368)

[ALU 4](#_Toc11976369)

[CPU 4](#_Toc11976370)

[ROM 4](#_Toc11976371)

## **RS232top**


### **Registro** de desplazamiento (Shift Register)

El bit que se recibe por una línea serie se va almacenando en una byte de la longitud deseada (en este caso 8 bits), para después ser entregado paralelamente, es decir, la palabra entera al dispositivo receptor.

### Módulo TX

Para el modulo de transmisión se dispone de la palabra de datos de entrada; se está en estado *Idle* hasta cuando se recibe el valor alto de la variable *START*, entonces se pasa a estado *StartBit* y se comienza a mandar un bit, de valor ‘0’, por la línea de transmisión a nivel bajo, indicando inicio de la trama de datos. Tras esperar el ancho de bit necesario, la maquina se mueve a *SendData* y se mandan los bits de datos de menos significativo a mayor significativo, esperando de nuevo un tiempo de ancho de bit calculado con *pulse\_width* entre dato y dato; y aumentando el contador de *data\_counter* para recorrer la palabra. Cuando se llega a la última posición del dato, se pasa al estado *StopBit* y se manda un último bit a nivel alto indicando la finalización de la trama. Entonces, de nuevo se espera en estado *Idle*.

Máquina de estados tipo Moore del TX:




*Imagen 1.*

### Modulo RX

Cuando la línea de datos contiene un nivel bajo, se salta al estado *StartBit*; cuando transcurren un ancho de bit, calculado con contador al igualarse a *bitCounter* se pasa al estado *RcvData*, estado en el cual se muestrea el valor de la línea de entrada *LineRD*\_in en la mitad de su ancho de pulso, y se propaga directamente a la línea de salida (línea que en el conjunto final entra al registro de desplazamiento); se repite el proceso 8 veces, y entonces se salta al último estado *StopBit*. Si en el bit de parada se encuentra un nivel alto, (al no estar usando paridad) se supone que la palabra entera es correcta y entonces se habilita *valid\_D* y se pasa de nuevo a estado *Idle*.

Máquina de estados tipo Moore del RX:



*Imagen 2.*

### Reloj

Se ha instanciado una IP tipo clock \_generator llamada *Clk\_Gen*, en la cual tiene como entrada el reloj de la FPGA de 100 MHZ, obteniéndose como salida un reloj a 20 MHz que será dispuesto a todo el sistema restante.

### FIFO

Se ha instanciado una IP de memoria tipo FIFO de 8 bits y 16 posiciones. La salida más importante que se ha de tener en cuenta es la que indica que la memoria no está vacía, *RX\_EMPTY*.

## RS232\_DMA\_RAMtop

El siguiente gran grupo de bloques es el dado por la terna: bloque RS232, bloque RAM y bloque DMA. En este punto el sistema es capaz de localizar datos en la memoria RAM y enviarlos por el canal de transmisión, así como recibir y descifrar datos llegados por la línea de recepción y guardarlos en las posiciones de memoria dedicadas a ello.

### RS232top

*Bloque anteriormente explicado.*

### DMA

Cuando la DMA recibe un nivel bajo de *RX\_EMPTY* desde el bloque de recepción, la DMA pide buses para poder colocar en la ram el dato que se acaba de recibir, esto ocurrirá en grupos de tres bytes puesto que son el tamaño de instrucciones que se esperan en el sistema completo.

En cambio si la unidad de control principal desea enviar datos, la DMA recibirá un nivel alto de *Send\_comm*, lo que hace que entre en los estados de enviar datos, enviando y esperando la respuesta satisfactoria del RS232.

Maguina de estados de la DMA:

### RAM

## PICtop

### RS232\_DMA\_RAMtop

### ALU

### CPU

### ROM